(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開委号

特別2004~87069 (P2004-87069A)

(43) 公開日 平成16年3月18日(2004.3.18)

(51) Int.Cl.7

テーマコード (参考)

G 1 1 C 11/15

G11C 11/15

110

5F083

HO1L 27/105 HO1L 43/08

HO1L 43/08

FΙ

HO1L 27/10 447

> 審査請求 未請求 請求項の数 8 〇L (全 28 頁)

(21) 出願番号

特願2002-347882 (P2002-347882)

(22) 出願日

平成14年11月29日(2002.11.29)

(31) 優先權主張番号 (32) 優先日

特願2002-185234 (P2002-185234) 平成14年6月25日 (2002.6.25)

(33) 優先権主張国

日本国 (JP)

(71) 出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(74) 代理人 100078868

弁理士 河野 登夫

(74) 代理人 100114557

弁理士 河野 英仁

(72) 発明者 井上 剛至

大阪府大阪市阿倍野区長池町22番22号

シャープ株式会社内

(72) 発明者 濱口 弘治

大阪府大阪市阿倍野区長池町22番22号

シャープ株式会社内

Fターム(参考) 5F083 FZ10 JA45 LA04 LA05

(54) 【発明の名称】メモリセル及び記憶装置


(57)【要約】

【課題】ペロプスカイト構造をもっ薄膜材料(例えばP CMO)等からなる可変抵抗素子を記憶素子として低電 圧で動作可能であり、且つ高集積が可能なメモリセル及 ひ該メモリセルを用いた記憶装置を提供する。

【解決手段】MCはメモリセルを示し、電流制御索子Q c 及び可変抵抗素子R c の組み合わせにより構成される 。電流制御索子Qcとして電界効果トランジスタを使用 する。電流制御素子Qcは可変抵抗素子Rcに流れる電 流を制御するように可変抵抗素子Rcの電流路に直列に 接続されるものとする。

【選択図】

図 1



【特許請求の範囲】

【請求項1】

可変抵抗素子と、該可変抵抗素子に流れる電流を制御する電流制御素子とを備えることを特徴とするメモリセル。

【請求項2】

前記電流制御素子は電界効果トランジスタであることを特徴とする請求項1に記載のメモリセル。

【請求項3】

前記電流制御素子はダイオードであることを特徴とする請求項1に記載のメモリセル。 【請求項4】

前記電流制御素子はパイポーラトランプスタであることを特徴とする請求項 1 に記載のメモリセル。

【請求項5】

可変抵抗素子及び該可変抵抗素子に流れる電流を制御する電界効果トランジスタにより構成されるメモリセルをマトリクス状に配置してあり、前記電界効果トランジスタのゲートをロー方向において共通に接続するワード線と、前記電界効果トランジスタのソースをロー方向において共通に接続するソースドライプ線と、可変抵抗素子の1端をコラム方向において共通に接続するピット線とを構え、前記電界効果トランジスタのドレインと前記可変抵抗素子の他端とを接続してあることを特徴とする記憶装置。

【請求項6】

可変抵抗素子及び該可変抵抗素子に流れる電流を制御するダイオードにより構成されるメモリセルをマトリクス状に配置してあり、前記ダイオードのアノードをロー方向に共通に接続するワード線と、前記ダイオードのカソードを前記可変抵抗素子の1端に接続し、可変抵抗素子の他端をコラム方向に共通に接続するピット線とを備えることを特徴とする記憶装置。

【請求項7】

可変抵抗素子及び該可変抵抗素子に流れる電流を制御するパイポーラトランジスタにより構成されるメモリセルをマトリクス状に配置してあり、前記パイポーラトランジスタのコレクタを共通に接続する共通接続部と、前記パイポーラトランジスタのペースをロー方向において共通に接続するワード線と、可変抵抗素子の1端をコラム方向において共通に接続するピット線とを構え、前記パイポーラトランジスタのエミッタと前記可変抵抗素子の他端とを接続してあることを特徴とする記憶装置。

【請求項8】

前記ワード線はワード線を選択するためのローデコーダに接続され、前記ピット線はピット線を選択するためのコラムデコーダに接続され、該コラムデコーダには前記メモリセルのメモリ情報を読み出すための読み出し用回路が接続されていることを特徴とする請求項5ないしてのいずれかに記載の記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、メモリセル及び記憶装置に関する。

[0002]

【従来の技術】

ペロプスカイト構造をもつ薄膜材料、特に巨大磁性抵抗(CMR:colossal mashnetoresistance)材料や高温超伝導(HTSC:んisん temPerature superconductivity)材料により構成した薄膜やパルクに対して、1つ以上の短い電気パルスを印加することによって、その電気的特性を変化させる手法が提案されている。この電気パルスによる電界の強さや電流密度は、その材料の物理的な状態を変化させるには十分であり、また、材料を破壊することの無い十分に低いエネルギーであれば良く、この電気的パルスは正極性、負極性の何れでもよい。複数

10

20

30

30

40

の電気パルスを繰り返し印加することにより、さらに材料特性を変化させることができる

[0003]

このような従来技術は、例えば米国特許第6、204、189号明細書に開示されている。図29、図80は従来技術における印加パルス数と抵抗値との関係を示すグラフである。図29は、金属性サプストレートの上に成長させたCMRフィルムに対して印加するパルス数と抵抗との関係を示している。ここでは、32Vの振幅、71nsのパルス幅を持つパルスを47発印加している。このような条件下では、図がら分かるように抵抗値は1桁程度変化することが分かる。

[0004]

また、図30は、バルス印加条件を変更して、27Vの振幅、65nSのパルス幅を持っパルスを168発印加している。このような条件下では、図がら分かるように抵抗値は約5桁も変化することが分かる。

[0005]

図31、図32は従来技術におけるパルスの極性に対する依存性を示すグラフである。図31は、正極性+12Vと負極性-12Vのパルスを印加した場合のパルス数と抵抗との関係を示す。 また、図32は、正極性+51Vと負極性-51Vのパルスを連続印加した場合のパルス数と抵抗との関係を示す。図31及び図32に見られるように、数回の正極性パルスを印加して抵抗値を低減させた後、負極性のパルスを連続印加して抵抗値の増大(最終的には飽和状態)を図ることが可能となる。このことは、正極性パルスを印加した時をリセット状態、負極性を印加した時を書き込み状態とすることでメモリデバイスへの応用が考えられる。

[0006]

上記従来例では、このような特性を有するCMR薄膜をアレイ状に配置し、メモリを構成した例について開示している。図33は従来技術におけるメモリアレイ構成を示す斜視図である。図33に示されたメモリアレイでは、基板25上に底面電極26を形成し、その上に各1ピットを構成する可変抵抗素子(Resistor)27、上面電極28を形成したものである。可変抵抗素子27されでれに、つまり各1ピット毎の上面電極28にワイヤー29を接続し、書き込み用のパルスを印加する。また、読み出す場合にも、各1ピット毎の上面電極28に接続されたワイヤー29から電流を読み出すものである。

[0007]

しかしながら、図31、図32に示されたCMR薄膜の抵抗値の変化は2倍程度であり、 リセット状態と書き込み状態を識別するには抵抗値の変化量が少ないように思われる。ま た、このCMR薄膜に印加する電圧が高く、低電圧化動作が要望されるメモリデバイスに は適さない。

[0008]

この結果に基づき、当出願人等は、USP6、204、1892同一のペロプスカイト構造をもつСMR材料PCMO(PP_0 7 $C\alpha_0$ 8 MnO $_8$)等を用いて、1つ以上の短い電気パルスを印加することによって、新たな特性を取得することができた。つまり、約 ± 5 Vの低電圧パルスを印加することによって、薄膜材料の抵抗値が数百 Ω から約 1 M Ω まで変化する特性を取得している。そして、この材料を使用してメモリアレイを構成し、読み出し、書き込みを行う回路方式を概念的に示した特許も出願している。

[0009]

【特許文献1】

米国特許第6.204,189号明細書

[0010]

【発明が解決しようとする課題】

しかしながら、図33に示されたメモリアレイでは、各1ピット毎に電極にワイヤーを接続し、書き込み動作時に、このワイヤーを通して書き込み用パルスを印加しており、また

10

20

30

、読み出し時においても、各1ピット毎に電極に接続されたワイヤーから電流を読み出す ために、薄膜材料の特性評価は可能であるが、メモリとしての集積度を上げることができ ないという問題がある。

[0011]

また、書き込み動作、読み出し動作やリセット動作を行うに当たり、メモリの外部からの入力信号により全て制御しており、従来のメモリのように、メモリデバイス内部において、書き込み動作、読み出し動作やリセット動作を制御できるものとして作成されているものではない。

[0012]

図34は従来のメモリアレイの構成例を示す回路図である。PCMO材料を使用して形成した可変抵抗素子RCが4×4のマトリクス状に配置されメモリアレイ10を構成する。各可変抵抗素子RCの1端子はワード線W1~W4に、他の1端子はピット線B1~B4に接続される。メモリアレイ10に隣接して周辺回路32が設けられる。各ピット線B1~B4にはピットパストランジスタ34が接続され、インパータ38への経路を形成する。ピットパストランジスタ34とインパータ38との間には負荷トランジスタ36が接続される。この構成により、メモリアレイ10の各可変抵抗素子RCにおける読み出し、書き込みを行うことができる。

[0013]

この従来のメモリアレイでは、低電圧でメモリを動作することが可能となる。しかし、この書き込み、読み出し方式では、アクセスするメモリセルに隣接するメモリセルへのリーク電流経路が発生するために、読み出し動作時には正しい電流値を評価することができない(読み出しディスタープ)。また、書き込み動作時にも、隣接するメモリセルへのリーク電流が発生するために、正しい書き込み動作ができない虞がある(書き込みディスタープ)。

[0014]

例えば読み出し動作において、選択メモリセルにおける可変抵抗素子Rcaの抵抗値を読み出す為に、ワード線W3に電源電圧Vccを、ピット線B2をGNDに、その他のピット線B1、B3、B4及びワード線W1、W2、W4はオープンにし、ピットパストランジスタ34aをオンすることによって、矢符A1で示す電流経路を形成することができるため、抵抗値を読み出すことができる。しかし、可変抵抗素子Rcaに隣接する可変抵抗素子Rcaに隣接する可変抵抗素子Rcaの抵抗のみの値を読み出すことはできなくなる(読み出しディスタープ)。

[0015]

上記問題点に鑑み、本発明の目的とするところは、ペロプスカイト構造をもつ薄膜材料(例えばPCMO)等からなる可変抵抗素子を記憶素子として低電圧で動作可能であり、且つ高集積が可能なメモリセル及び該メモリセルを用いた記憶装置を提供することにある。

[0016]

更に、本発明の別の目的として、メモリセルアクセス時において、隣接するメモリセルへのリーク電流が生じないメモリ周辺回路を備えた記憶装置を提供することにある。

[0017]

【課題を解決するための手段】

本発明に係るメモリセルは、可変抵抗素子と、該可変抵抗素子に流れる電流を制御する電流制御素子とを備えることを特徴とする。

[0018]

本発明に係るメモリセルにおいては、前記電流制御素子は電界効果トランプスタであることを特徴とする。

[0019]

本発明に係るメモリセルにおいては、前記電流制御素子はダイオードであることを特徴とする。

50

40

10

[0020]

本発明に係るメモリセルにおいては、前記電流制御素子はパイポーラトランジスタである ことを特徴とする。

[0021]

本発明に係る記憶装置は、可変抵抗素子及び該可変抵抗素子に流れる電流を制御する電界効果トランジスタにより構成されるメモリセルをマトリクス状に配置してあり、前記電界効果トランジスタのゲートをロー方向において共通に接続するソースドライブ線と、可変抵抗素子の1端をコラム方向において共通に接続するピット線とを構え、前記電界効果トランジスタのドレインと前記可変抵抗素子の他端とを接続してあることを特徴とする。

[0022]

本発明に係る記憶装置は、可変抵抗素子及び該可変抵抗素子に流れる電流を制御するタイオードにより構成されるメモリセルをマトリクス状に配置してあり、前記ダイオードのアノードをロー方向に共通に接続するワード線と、前記ダイオードのカソードを前記可変抵抗素子の1端に接続し、可変抵抗素子の他端をコラム方向に共通に接続するピット線とを備えることを特徴とする。

[0023]

本発明に係る記憶装置は、可変抵抗素子及び該可変抵抗素子に流れる電流を制御するバイポーラトランジスタにより構成されるメモリセルをマトリクス状に配置してあり、前記パイポーラトランジスタのコレクタを共通に接続する共通接続部と、前記パイポーラトランジスタのペースをロー方向において共通に接続するワード線と、可変抵抗素子の1端をコラム方向において共通に接続するピット線とを構え、前記パイポーラトランジスタのエミッタと前記可変抵抗素子の他端とを接続してあることを特徴とする。

[0024]

本発明に係る記憶装置においては、前記ワード線はワード線を選択するためのローデコーダに接続され、前記ピット線はピット線を選択するためのコラムデコーダに接続され、該コラムデコーダには前記メモリセルのメモリ情報を読み出すための読み出し用回路が接続されていることを特徴とする。

[0025]

本発明においては、可変抵抗素子と可変抵抗素子に流れる電流を制御する電流制御素子により、メモリセルを構成したので簡易な構造のメモリセルが可能になり、大容量に適したメモリセルが可能となる。

[0026]

本発明においては、可変抵抗素子と可変抵抗素子に流れる電流を制御する電流制御素子により構成されるメモリセルをマトリクス状に配置してメモリアレイとし、コラムデコーダ等の周辺回路をメモリアレイと一体化したので、大容量メモリに適した記憶装置が可能となる。

[0027]

【発明の実施の形態】

以下、本発明の半導体装置について図を用いて詳細に説明する。なお、本発明では、上述したように低電圧パルスで抵抗値が2桁程度変化するCMR材料(例えばPCMO)薄膜を用い、メモリセル及びメモリアレイを構成し、また、そのメモリセル、メモリアレイに対する書き込み動作、読み出し動作、リセット動作を実現する具体的なメモリ周辺回路を示す。

[0028]

上記に示した特性を有する薄膜材料(例えばPCMO。Pro 7 Cao 7 Cao 8 MnO 8)等によって可変抵抗素子を作成し、この可変抵抗素子と可変抵抗漿子を流れる電流を制御する電流制御素子とによりメモリセルを構成する。

[0029]

<実施の形態1>

10

30

50

図1は本発明に係るメモリアレイの構成を示す説明図である。同図(α)は回路図を、(b)は同回路図のレイアウトパターンの概略平面図を、(c)は(b)の矢符 b b における概略断面図を示す。なお(c)において断面を表す斜線は省略する(他の断面についても同様である)。

[0030]

MCはメモリセル(以下、単にセルということもある)を示し、電流制御素子Qc及び可変抵抗素子Rcの組み合わせにより構成される。電流制御素子Qcとして電界効果トランジスタにより構成される電流制御素子QcをTrQcともいう)。

T r Q c は可変抵抗素子R c に流れる電流を制御するように可変抵抗素子R c の電流路に直列に接続される。このメモリセルM C は 1 個の電流制御素子(電界効果「トランプスタ」)Q c と 1 個の可変抵抗素子(R e S i S t o r)R c との組み合わせであるから 1 T 1 R 型(メモリセル)という。

[0031]

メモリセルMCをマトリックス状に2×2個配置してメモリアレイとした状態を示す。TトQcのゲートをロー方向において共通に接続してワード線W1、W2を構成し、TrQcのソースをロー方向において共通に接続してソースドライプ線8Dを構成する。TrQcのドレインを可変抵抗素子Rcの一方の端子に接続し、可変抵抗素子Rcの他方の端子をコラム方向において共通に接続してピット線B1、B2を構成し、メモリアレイを形成する。

[0032]

ソースドライプ線 S D を 5 V、ワード線W 1 を 0 V、ワード線W 2 を 5 V、ピット線 B 1 を 5 V、ピット線 B 2 を 0 Vに設定すると矢符Aで示すように電流路が形成され、可変抵抗素子R c の両端に電位差が発生することによって抵抗値を変更できる。ソースドライプ線 S D は P N 層(拡散層)、ワード線W 1、W 2 は G P 線(ポリシリコン配線)、ピット線 B 1、B 2 は G P 線(ポリシリコン配線)またはメタル線により形成する。可変抵抗素子R c は P C M O 膜により構成してT F Q c のドレイン上部に配置し、 P C M O 膜の上部にピット線 B 1、 B 2 を配置する。なお、 P C M O 膜とピット線 B 1、 B 2 との接続部にはコンタクト金属が形成される。コンタクト金属としては例えば、白金(P t)、イリシウムなどを用いることが可能である。

[0033]

また、ワード線W1、W2は図示しないローデコーダに接続され、ローデコーダにより適宜ワード線W1、W2に信号が印加され、ワード線W1、W2の選択がなされる。ピット線B1、B2は図示しないコラムデコーダに接続され、コラムデコーダにより適宜ピット線B1、B2に信号が印加され、ピット線B1、B2の選択がなされる。

[0034]

以下メモリアレイの動作方法について説明する。メモリアレイが非アクテイプ時(プリチャージ状態)の場合には、全ピット線B1、B2に0V(GNDレベル)、全ワード線W1、W2に0Vを印加する。また、各メモリセル内のTPQcにソース電圧を供給する全てのソースドライプ線8Dにも0Vを供給する。

[0035]

(書き込み動作)

図2、図3は本発明に係るメモリセルへの書き込み動作を説明する回路図である。図2はメモリアレイの領域を、図3はコラムデコーダ回路を示し、図2のピット線B2、B4、B6、B8に接続される。

[0036]

メモリアレイはメモリセルMCを8×4個配置して構成される。図1と同様にして、ビット線B1~B8、ワード線W1~W4、ソースドライブ線SD1、SD2が形成される。 ソースドライブ線SD1、SD2はソース電圧印加用ドライバSDC1、SDC2へそれ でれ接続される。 20

10

30

40

10

20

30

40

50

[0037]

コラムデコーダ回路C Dは、T P E O、E 1、E 2、E 3のT P 群及びT P F O、F 1、F 2、F 3の選択トランジスタ群等で構成される。T P E O、E 1、E 2、E 3は、一方の端子をピット線B 2、B 4、B 6、B 8 に接続され、他方の端子を電位V d d とした電位線C D B H に接続される。T P F O、F 1、F 2、F 3は、一方の端子をピット線B 2、B 4、B 6、B 8に接続され、他方の端子をT P Q c d を介して電位 0 V とされる電位線C D B L に接続される。ピット線B 1、B 3、B 5、B 7にも同様にコラムデコータ回路C D か接続されることはいうまでもない。なお、T P E O、E 1、E 2、E 3の制御及ひT P F O、F 1、F 2、F 3の制御はコラムアドレス信号(線)C D S 2、C D S 4、C D S 6、C D S 8により行う。また、T P E O、E 1、E 2、E 3への入力の反転信号をT P F O、F 1、F 2、F 3への入力として与える。

[0038]

選択されたメモリセルMCのへの書き込み動作を実行する(メモリセルMCの内の可変抵抗素子RCの抵抗値を上昇させる)には、選択されたメモリセルMCの内の可変抵抗素子RCの抵抗値を上昇させる)には、選択されたメモリセルMCの内の可変抵抗素子RCに接続されているピット線B2に0Vを印加する。また、アクセスすべきメモリセルMCののTPQCのゲートに接続されたワード線W2に2Vdd+ΔV(6+1=7V)を印加し、メモリセルMCのにおけるTPQCによる電圧降下を少なくしている。また、非選択メモリセルMCに接続されたワード線W1、W3、W4には0Vを印加してTPQCはオフとする。

[0039]

ソース電圧印加用ドライバSDC1を駆動(TFQSd1をオンしてVddを出力)することによってソースドライブ線SD1つまり選択メモリセルMCaに接続したソースにはVdd(SV)を印加する。また、非選択メモリセルMCに接続されたソースには、ソース電圧印加用ドライバSDC2をオフ(TFQSd2をオフしてVddを出力しない)することによって、電圧は印加されないようにする。

[0040]

この入力条件のもとでは、ソースドライプ線 S D 1 から選択メモリセルMCの内のTFQ C を通り、ピット線 B 2 に抜ける矢符Aで示す唯一の電流経路ができるため、選択メモリセルMCの内の可変抵抗素子RCに電圧を印加することができ、可変抵抗素子RCに書き込み動作(メモリセル内可変抵抗値の上昇)を実行することができる。即ち、選択メモリセルMCの内の可変抵抗素子RCの両端には V d d (3 V)に近い電位差が確保されるため、可変抵抗素子RCの抵抗値は、数百Ωから約1 M Ωにまで上昇する。この一連の動作により、選択メモリセルMCののみに書き込みが行われることになる。

[0041]

この時、非選択メモリセルMCの可変抵抗素子Rこの抵抗値が変動しないように、可変抵抗素子Rこ間には電位差が生じないように配慮する必要がある。このために、コラムアドレス信号(線)CDS4(DISABLE)、CDS6(DISABLE)、CDS8(DISABLE)によりオンすることによって、ピット線B4、B8にVdd(3V)を印加する。一方、選択メモリセルMCのに接続したピット線B2に接続するTFE0は、入力されたコラムアドレス信号にして、矢符Aで示す電流経路を通じてピット線B2の電位は電位線CDBLの電位0Vになる。電位線CDBLの電位はTFQこdをオンして供給する。なお、電位線CDBLの電位はTFQこdをオンして供給する。なお、電位線CDBLの電位はTFQこdをオンして供給する。とにより、選択メモリセルMCのに隣接するセルの誤書を込み(書き込みディスタープ)を抑制することが可能となる。

[0042]

(リセット動作)

図4、図5は本発明に係るメモリセルのリセット動作を説明する回路図である。図4はメ

モリアレイの領域を、図5はコラムデコーダ回路を示し、回路構成自体は図2、図3の場 合と同様であり、同一部分には同一の符号を付して詳細な説明は省略する。

選択されたメモリセルMCのにおける可変抵抗素子Rcの抵抗値をリセットするには、選 択メモリセルMCのの可変抵抗素子Rcと接続されているピット線B2に2Vdd(6V)を印加する。この2Vdd(6V)は電位線CDBLによりTFFOを介して供給され る。なお、電位線CDBLの電位はオンするTPQcdへ印加される2Vddのパルスに より得られる。また、選択メモリセルMCaのTFQcのケートに接続されたワート線W 2 に 2 V d d + Δ V (6 + 1 = 7 V) を印加し、その他のワード線 W 1 、W 3 、W 4 は非 アクテイプ状態からの0V印加の状態を維持する。

10

[0044]

せして、選択メモリセルMCののTトのソースに接続されているソースドライプ線SD1 にはソース電圧印加用ドライバSDC1を駆動(TrQSd1をオンしてVddを出力) してVdd(3V)を印加する。また、選択されないピット線B1、B3~B8にはVd d を印加することによって、選択されないメモリセルMC内の可変抵抗素子R c 間に電位 差が生じなりよう対策を講じる。つまり、前述した説明と同様に、コラムデコーダCD内 のTFE1、E2、E3をコラムアドレス信号(線)CDS4、CDS6、CD88によ リオンすることによって、ピット線B4、B6、B8(図5)に電位線CDBHからVd d (3V)を印加する。一方、選択メモリセルMCaに接続したピット線B2に接続する TFE0は、入力されたコラムアドレス信号CDS2に基づいて、オフ状態となり、これ に伴い選択TFF0かオンする。これにより、矢符Aで示す電流経路を通じてビット線B 2の電位は電位線CDBLの電位2Vddに設定される。

20

[0045]

この入力条件の下では、ピット線B2から選択メモリセルMCの内のTrQcを適り、ソ ーストライプ線SD1に抜ける矢符Aで示す唯一の電流経路ができるため、選択メモリセ ルMCの内の可変抵抗素子RCに電圧を印加することができ、可変抵抗素子RCのリセッ ト動作(抵抗値の低減)を実行することができる。

せしてこのピット線B2から2Vddを印加することによって、可変抵抗素子Rcの抵抗 値は、約数百Ωにまで低減する。この一連の動作により、選択メモリセルMCαのみに書 き込みデータのリセット動作が行われることになる。

30

[0046]

(読み出し動作)

図6、図7、図8は本発明に係るメモリセルの読み出し動作を説明する回路図である。図 6 はメモリアレイの領域、図7はコラムデコーダ回路、読み出し用回路の部分を、図8は Ref用セルアレイ、Ref用カラムデコーダ回路、読み出し用回路の部分を示し、図2 乃至図5の場合と基本的には同様であり、同一部分には同一の符号を付して詳細な説明は 省略する。読み出し用回路RCはマルチプレクサMPX、差動増幅器DIAP、読み出し 用ショート回路SCREad等により構成される。

40

[0047]

このメモリアレイが非アクテイプ時(プリチャージ状態)には、書き込み動作と同様に、 全ピット線B1~B8を0V(GNDレベル)、全ワード線W1~W4を0Vに印加する

次いで、選択メモリセルMCのに接続されたソースドライプ線SD1にOVを印加し、ピ ット線B2にはVdd/2(1.5V)又は1.0Vを印加する。Vdd/2はVdd/ 2 作成回路J2により作成され、電位線CDBJ2を介して供給される。選択メモリセル MCQのTrQcのゲート部が接続されているワード線W2のみを2Vdd+ AV(6+ 1=7V)に印加する。また、他のワード線W1、W3、W4にはプリチャージ状態から の0V印加を持続する。また、入力されたコラムアドレス信号(線)CDS2、CDS4 、CDS6、CDS8に基づいて、選択メモリセルMCのに接続されたピット線B2を除

く他のピット線B4、B6、B8(図7)に対して0Vを供給する。0VはCDBJ1を 介して供給される。このことによって、非選択メモリセルMCaの可変抵抗素子Rc間に は、電位差が発生せず、抵抗値が変動しないように対策をとっている。

[0049]

入力されたコラムアドレス信号 (線) CDS2 (ENABLE)、CDS4 (DISAB LE)、CDS6(DISABLE)、CDS8(DISABLE)に基づいて、選択メ モリセルMCaR接続されたピット線B2R接続したTFE0、TFG0のみがオフ状態 となり、コラムデコータCD内の他のTFE1、E°2、E3、G1、G2、G3は全てオ ン状態となり、選択メモリセルMCのに接続されたビット線B2を除く他のビット線B4 、B6、B8に対して電位線CDBJ1から0Vを供給することが可能となる。

[0050]

また、入力されたコラムアドレス信号(線)CDS2(ENABLE)、CDS4(DI SABLE)、CDS6(DISABLE)、CDS8(DISABLE)に基づいて、 電位線CDBJ2に接続されるTFF0、F1、F2、F3の内、TFF0のみがオン状 態となり、選択メモリセルMCのに接続されたピット線B2のみにVdd/2(1.5V)又は1.0Vが供給される。その結果、ソースドライブ線SD1から選択メモリセルM Ca内のTPQcを通り、ピット線B2に抜ける矢符Aで示す唯一の電流経路が形成され 読み出し動作が実行される。

[0051]

なお、選択メモリセルMCaに隣接するメモリセルMCb、MCcにつりての読み出し時 のティスタープ(ティスタープの抑制)について、以下に説明する。

アクティプとなる読み出し用 0 Vドライプ回路RDC1に接続されたソースドライプ線 8 D1と接続されたメモリセルMC6にはコラムデコーダCDより0Vが供給されるため、 メモリセルMCb内の可変抵抗素子Rc間には電位差が発生せず、抵抗値の変動は起こら ない。また、メモリセルMCcでは、セル内のTYQcかオフとなり、メモリセルMCc の可変抵抗素子Rc間には電位差が発生せず、可変抵抗値の変動は起こらない。-- 方、や の他のワード線に接続されたメモリセルでは、メモリセル内のTとがオフとなり、セル内 の可変抵抗素子Rc間には電位差が発生しない。従って、アクセスされるセル以外のメモ リセル内における可変抵抗素子RCの抵抗値は変動することは無い。つまり、上記のよう に各電位を設定することにより、選択メモリセルMCaに隣接するメモリセルの誤読み出 し(読み出しディスタープ)を抑制することが可能となる。

[0052]

なお、読み出し用の1.5V作成回路J2又は1.0V作成回路は、抵抗分割により1. 5 V (1.0V)基準電位を作成し、この信号を差動増幅器に入力し、電流増幅すること により、目的とする1.5V又は1.0Vを作成することができる。

[0053]

また、読み出し動作において、図6、図7に示すように、各ピットラインからの出力は、 読み出し回路RC内のマルチプレクサMPXに入力され、マルチプレクサMPXの各出力 値とRef Levelとを差動増幅器DIAPで比較し、メモリセルMCに蓄稿された データを1または0として識別する。

[0054]

なお、上述したように、差動増幅器DIAPの基準値となるRef LevelはRef 用メモリセルアレイRefMCAYRef用コラムデコーダRefCDにて作成される。 選択メモリセルMCのガアクセスされたときに、ソースドライプ線SD1ガアクセスされ 、また、ワード線W2がアクセスされることより、Ref Level作成用のメモリセ ルRefA0とメモリセルRefB0も同時にアクセスされる(図8参照)。Ref用コ ラムテコーダRefCDにて、Ref用ピット線C0とRef用ピット線C1に퇩位線C DBJ2からVdd/2か供給されることにより、Ref用ピット線COとRef用ピッ ト線C1には、メモリセルRefA0とメモリセルRefB0のデータが出力される。

[0055]

10

20

Ref用メモリセルアレイRefMCAの左半分には予め抵抗値を大に設定しておき、右 半分には予め抵抗値を小に設定しておく。したがって、メモリセルRefA0から読み出 されたRef用ピット線C0は高レベルを示し、メモリセルRefB0から読み出された Ref用ピット線C1は低レペルを示す。読み出し用回路RC内の読み出し用ショート回 路SCReadにおいてRef用ピット線C0の信号とRef用ピット線C1の信号とを ショートすることにより、これらの信号の中間値が得られる。このレベルを読み出し用回 路RC内の差動増幅器DIAPのRef Levelとして入力する。Ref Leve IとマルチプレクサMPXからの出力の読み出しデータとを差動増幅器DIAPにより比 較して、メモリセルMCに蓄積されたデータが1か0かを識別し、読み出し動作が実行さ n 7.

10

[0056]

図9、図10、図11は本発明に係るメモリセルの周辺回路の配置を示す回路図である。 メモリセルMCに対して書き込み動作、リセット動作、読み出し動作を行う場合に必要な 各種ドライパの配置を示す。図9はソースドライパK1、メモリアレイを、図10はコラ ムテコータ回路CD、読み出し用回路RCを、図11はRef用メモリセルアレイRef MCA、Ref用カラムデコーダ回路RefCD、アクセスピット線電位供給用ドライバ K 2、ソースドライバK 1 Pを示し、図2乃至図8の場合と基本的には同様であり、同一 部分には同一の符号を付して詳細な説明は省略する。

[0057]

ソースドライバK1、K2は、ソースドライプ線SD1、8D2をそれぞれ駆動する。ソ ースドライプ線SD1、SD2は書き込み時Vddに、リセット時Vddに、読み出し時 OVに設定される。

20

[0058]

アクセスピット線電位供給用ドライバK2は、電位線CDBK2を介して選択されたピッ ト線(例えば、ピット線B2)に対して、書き込み用電位、リセット用電位、読み出し用 電位を供給する。電位線CDBK2は書き込み時0V、リセット時2Vdd、読み出し時 Vdd/2に設定される。例えば、選択メモリセルMCのをアクセスするには、書き込み 動作の場合にはピット線B2に0Vを供給する必要があり、この0V供給は、アクセスピ ット線電位供給用ドライバK2にて発生させる。

30

[0059]

ソースドライバK1Pは、電位線CDBK1Pを介して選択されたピット線に対して、書 き 込み 用電位、 リセット 用電位、 読み出し 用電位を供給する。 電位線 C DBK1Pは書き 込み時Vddに、リセット時Vddに、読み出し時0Vに設定される。

[0060]

図12はアクセスピット線電位供給用ドライパの一例を示す説明図である。同図(ひ)は 回路図を、(b)はタイミングチャートを示す。書き込み動作時はWとiteサイクルと して、アクセスピット線ドライバ出力を0Vにし、このときには、リセット動作用ドライ パ、 及び読み出し動作用ドライパの出力はフローテイング状態となる。 つまり、 雷き込み 動作時には、(b)のタイミングチャートに示すように、EW信号がハイレベルとなる。 せこで、(瓜)に示すEWを遅延させた信号EWdはハイレペルとなる。従って、ライト ドライパがイネーブルとなり、アクセスピット線電位供給用ドライバからは0Vが供給さ れる。この時、読み出し動作時アクティプとなるER信号や、リセット動作時アクティブ となるERST信号はタイミングチャートに示すようにローレペルである。この場合、E RST信号の遅延信号ERSTdはローレペルであり、ERSTdb信号はハイレペルで あるために、リセットドライベの出力はフローティング状態となる。

40

[0061]

また、ER信号はローレベルであるために、リードドライパの出力はフローティング状態 となる。同様にリセット動作時には6Vを供給し、書き込み用ライトドライバ及び読み出 し動作用リードドライバの出力はフローテイング状態となる。また、読み出し動作時には 、選択されたセルのピット線に書きこみ動作と同様に0Vとし、書き込み動作用ライトド

ライバ及びリセット動作用リセットドライバの出力はフローテイング状態となる。

[0062]

図13はソース電圧印加用ドライバ及びピット線電位供給用ドライバの一例を示す回路図 である。ソース電圧印加用ドライバK1は、書き込み時、リセット動作時及び読み出し動 作時には、選択メモリセルMCaに接続されたソース線に対して、Vdd電位を供給する 。また、書き込み動作時、リセット動作時、及び読み出し動作時には、選択されない全じ ット線に対して3Vを供給するものである。

[0063]

図14、図15はリセット動作を行う別のアクセス方法を説明する回路図である。図2乃 至図11の場合と基本的には同様であり、同一部分には同一の符号を付して詳細な説明は 省略する。

(他のリセット動作の説明)

選択されたメモリセルMCのにおける可変抵抗素子RCの抵抗値をリセットするには、選 択メモリセルMCのの可変抵抗と接続されているピット線B2にVdd(3V)で印加す る。また、選択メモリセルMCaのTrQcのケートに接続されたワード線W2にVdd + Δ V (3+1=4 V) を印加し、その他のワード線W1、W2、W4は非アクテイプ状 態からの0V印加の状態を維持する。そして、選択するメモリセルのTPQcのソースに 接続されているソースドライプ線SD1にはOVを印加する。

[0064]

また、非選択のピット線B1、B3~B8には0Vを印加することによって、非選択メモ リセルMC内の可変抵抗素子Rc間に電位差が生じなりよう対策を講じる。これは、前述 した抵抗値リセット動作にて説明したように、コラムデコーダCD内のTFE1、E2、 E3をコラムアドレス信号(線)CDS4、CDS6、CDS8によりオンすることによ って、ピット線 B 4 、 B 6 、 B 8 (図 1 5) に電位線 C D B H の 0 V を印加する。一方、 選択メモリセルMCaに接続したピット線B2に接続するTFE0は、入力されたコラム アドレス信号CDS2に基づいて、オフ状態となり、これに伴い選択TFF0ガオンする 。これにより、矢符Aで示す電流経路を通じてピット線B2の電位は電位線CDBLの電 位VddC設定される。

20

30

[0065]

この入力条件の基では、ピット線B2から選択メモリセルMCの内のTPQcを通り、ソ ースドライプ線SD1に抜ける矢符Aで示す唯一の電流経路ができるため、選択メモリセ ルMCa内の可変抵抗素子Rcに電圧を印加することができ、可変抵抗素子Rcのリセッ ト動作(抵抗値の低減)を実行することができる。

せしてこのピット線B2からVddを印加することによって、可変抵抗素子Rcの抵抗値 は、約数百Ωにまで低減する。この一連の動作により、選択メモリセルMCαのみに書き 込みテータのリセット動作が行われることになる。この場合、先のリセット動作の実施例 に比べ、 2Vccを供給するための高電圧作成回路(昇圧回路)を省略することが可能と なる。読み出し方式は前述と同様の手法である。

40

[0066]

図16、図17、図18は書き込み動作、リセット動作、読み出し動作を示すプロック図 である。図16はソースドライバK1、メモリアレイを、図17はコラムデコーグ回路C D、読み出し用回路RCを、図18はRef用メモリセルアレイRefMCA、Ref用 カラムデコーダ回路RefCD、アクセスピット線電位供給用ドライバK2、ソースドラ イパK1Pを示し、図2乃至図11、図14、図15の場合と基本的には同様であり、同 一部分には同一の符号を付して詳細な説明は省略する。

ソースドライバK1は、ソースドライプ線SD1、SD2をそれぞれ駆動する。ソースド ライプ線SD1、SD2は書き込み時Vccに、リセット時0Vに、読み出し時0Vに設 定される。

[0068]

アクセスピット線電位供給用ドライバK2は、電位線CDBK2を介して選択されたピッ ト線(例えば、ピット線B2)に対して、書き込み用電位、リセット用電位、読み出し用 電位を供給する。電位線CDBK2は書き込み時0Vパルス、リセット時Vcc、読み出 し時Vdd/2に設定される。

[0069]

ソースドライバK1Pは、電位線CDBK1Pを介して選択されたピット線(例えば、ピ ット線 B 2)に対して、書き込み用電位、リセット用電位、読み出し用電位を供給する。 電位線CDBK1Pは書き込み時Vccに、リセット時0Vに、読み出し時0Vに設定さ れる。

[0070]

最初、可変抵抗値が相対的に大きい場合は、上述した書き込み動作を初めて実行したとき に可変抵抗値が低減される。また、可変抵抗値が相対的に小さい場合には、上述したリセ ット動作を初めて実行したときに可変抵抗値が上昇する。このように、可変抵抗値の初期 値の大小に依存して、可変抵抗値が上昇または低減する。つまり、最初に可変抵抗値が大 であれば、初めて実行した動作が上述した書き込み動作、リセット動作どちらの場合にも 可変抵抗値が小に低減される。また、最初に可変抵抗値が小であれば、初めて実行した動 作が上述した書き込み動作、リセット動作のどちらの場合にも可変抵抗値は大に上昇する

[0071]

図19は本発明に係るメモリセルの周辺回路の配置を示すプロック図である。 1T1R型のメモリセルがマトリクス状に配置されたメモリアレイMAと、メモリアレイ MAのソースドライブ線(SD1~)に電位を与えるローデコーダ回路RDと、ピット線 (B1~) に電位を与えるコラムデコーダ回路CDと、コラムデコーダ回路CDからの出 カをマルチプレクサMPX及び読み出し用Ref Levelを参照信号とする差動増幅 器DIAPを介して出力する読み出し回路RCからなり、昇圧回路を必要としなり記憶装 置である。ローデコーダ回路RDにはRefレベル作成用アレイ、ソースドライバK1が 接続され、ソーストライパK1には例えば1.5V作成回路が接続される。コラムデコー ダ回路CDにはアクセスピット線電位供給用ドライバK2、ソースドライバK1P、Re F用カラムテコータ回路REFCDが接続される。

図20は比較のために示すフラッシュメモリの周辺回路の配置を示すプロック図である。 このプロック図では従来技術の一例として、フラッシュメモリが必要とする昇圧回路LU Cや、ペリファイ回路VFCを付加した状態を示す。従来のフラッシュメモリでは、書き 込み動作時に約10V程の高電圧をメモリセルのゲート電極に印加する必要がある。また 、書き込みデータのイレーズ(リセット)動作時には、メモリセルのゲート電極に、一9 V程の負電圧を供給する必要がある。従って、図20に示すプロック図では、ソース(電 圧印加用)ドライバK1に昇圧回路LUCを設けて、書き込み動作時には約10V、イレ ープ動作時には、約19Vを供給する必要があった。

せれに比べ、ペロプスカイト構造を使用した本発明に係る1T1R型のメモリセルでは、 電源電圧が2~5V程度の低電圧にて書き込み動作、リセット動作、読み出し動作が可能 となることから、図19に示すように、従来必要とした昇圧回路LUCを削除することが でき、周辺回路の簡素化、低消費電力化が図れる。 更に、ペロプスカイト構造を使用した本発明に係る1T1R型のメモリセルでは、図19 に示す様に、ペリファイ動作が不要であることからペリファイ回路VFCが不要になる。

従来のフラッシュメモリでは、書き込み動作後、選択されたメモリセルに所望のスレッシ ョルド電圧が書き込まれているかを、判断するために、選択されたメモリセルのデータを 読み出し回路で読み出し動作を実行し、正しいデータが書き込まれているかを判断する必 要がある(ペリファイ動作)。そのために、書き込み動作の後に必ず、ペリファイ動作を

10

20

30

40

実行する必要があるため、書き込み動作が極端に遅くなる。ペリファイ動作後、書き込み データが正しくない場合には、再度書き込み動作、ペリファイ動作を実行する必受が生じ **7** .

[0075]

しかし、ペロプスカイト構造を使用した本発明に係る1T1R型のメモリセルでは、1サ イクルの書き込み動作、及びリセット動作にて、メモリセル内の抵抗値が変化し、しかも 、安定した変化を達成することが可能なために、ペリファイ動作が不要となる。つまり、 ペリファイ動作が不要な分だけ、 書き込み動作、リセット動作に要する時間を大幅に短縮 することができる。

[0076]

<実施の形態2>

実施の形態2におけるメモリセルは、薄膜材料PCMO等を可変抵抗素子として用い、電 流制御索子として実施の形態1におけるFETに変え、PN接合ダイオード(以下ダイオ ードという)を使用したものである。図21は本発明に係るメモリアレイの構成を示す説 明図である。同図(a)は概略平面図を、(b)は(a)の矢符bbにおける概略断面図 を、(c)は(a)の矢符ccにおける概略断面図を示す。

[0077]

ワード線W1~W5とピット線B1~B5との交点にダイオード及び可変抵抗素子の直列 構成からなるメモリセルを作成することによって、大幅な微細化が可能となる。各ワード 線W1~W5はダイオードのアノードをロー方向に共通に接続している。ダイオードのカ ソードは可変抵抗素子の1端に接続され、可変抵抗素子の他の端子はコラム方向に共通に 接続され各ピット線B1~B5に接続される。このように接続することによりメモリアレ イが構成される。図においては、ワード線W2とピット線B4との交点(実線に重ねて破 線で幅を示す)にあるメモリセルをアクセスメモリセルKとして示している。ここでは 5 ×5=25のメモリセルが形成されている。このメモリセルは1個のダイオード(DiO de)と1個の可変抵抗素子(Resistor)との組み合わせであるから1D1R型 (メモリセル)という。また、参考に書き込み動作時、リセット動作時におけるワード線 W1~W5、ピット線B1~B5への印加電圧を電圧値で表示している。

[0078]

ワード線W1~W5、ピット線B1~B5は通常ポリシリコンにより構成される。(b) においては、各ワード線W 1 ~W 5 から各ダイオードのP N 接合を通り、P C M O により 作成された可変抵抗素子を通りピット線B4に抜ける電流経路が形成される。(c)にお いては、ワード線W2から各ダイオードのPN接合を通り、PCMOにより作成された可 変抵抗素子を通り各ピット線B1~B5に抜ける電流経路が形成される。なお、PCMO 膜とピット線B1~B5との接続部、PCMO膜とダイオードとの接続部にはコンタクト 金属が形成される。コンタクト金属としては例えば、白金(Pt)、イリジウムなどを用 いることが可能である。

[0079]

このように構成したメモリアレイの動作方法について説明する。

(書きこみ動作)

図22、図23は本発明に係るメモリセルへの書き込み動作を説明する回路図である。本 発明に係る可変抵抗素子へのテータの書き込みは、可変抵抗素子間に2Vを与えれば書き 込み動作が可能である。また、ダイオードの逆方向耐圧は2Vのものを用りた場合につり て从下に説明する。このメモリアレイが非アクテイプ時(プリチャージ状態)には、全ピ ット線B1~B8を0V、全ワード線W1~W6を0Vに印加する。選択されたメモリセ ルMCaへの書き込み動作を実行する(選択メモリセルMCa内の可変抵抗素子の抵抗値 を上昇させる)には、選択メモリセルMCの内の可変抵抗素子に接続されているピット線 B 2 に 2 V を印加し、その他のピット線 B 1 、 B 3 ~ B 8 には 0 V を印加する。また、選 択メモリセルMCaのダイオードに接続されたワード線W2には-2Vを印加する。その 他のワード線W1、W3~W6には0Vを印加する。各ワード線W1~W6はワード電圧

10

20

30

40

印加用ドライバW D C 1 \sim W D C 6 (部分のみ図示)により電位を確定する。

[0080]

この入力条件の下では、図22に示すように、ピット線B2から選択メモリセルMCA内 の可変抵抗素子及びダイオード(逆方向電圧が印加されている)を通り、矢符Aで示すワ ード電圧印加用ドライバWDC2に抜ける唯一の電流経路ができるため、選択メモリセル MCa内の可変抵抗素子に電圧を印加することができ、可変抵抗素子に書き込み動作(メ モリセル内可変抵抗値の上昇)を実行することができる。

[0081]

そしてこの条件の下で、選択メモリセルMCAに接続したピット線B2から2Vを印加し 、選択されたメモリセルに接続したワード線W2には一2Vを印加することによって、可 変抵抗値は、約1MΩにまで上昇する。この一連の動作により、選択されたメモリセルの みに書き込みが行われることになる。

[0082]

また、選択メモリセルMCa内の可変抵抗素子以外の可変抵抗素子の抵抗値が変動しない ように、選択メモリセルMCa内の可変抵抗素子以外の可変抵抗素子間には電位差が生じ ないように、配慮する必要がある。

[0088]

このために、図23中のコラムデコーダCD内のTFE1、E2、E3がすべてONする ことによって、選択されないピット線B4、B6、B8(図23)には0Vを印加するこ とができる。また、選択メモリセルMCAに接続したピット線B2を選択するTFE0の み、入力されたコラムアドレス(コラムアドレス信号(線)CDS2、CDS4、CDS 6、CDS8)に基づいて、オフ状態となり、これに伴いピット線B2(C)に2Vを供 給するTFF0かオンすることになる。その他の2V供給用TFF1、F2、F3はオフ 状態となり、他のピット線B4、B6、B8には2Vは供給されない。従って、選択メモ リセルMCaの両端には4Vの電位差が発生することになるが、今ダイオードの逆方向の 耐圧(プレークダウン電圧)を2Vとしているために、選択メモリセルMCの内の可変抵 抗素子の端子間には2Vが供給される。そして、この条件の下で可変抵抗値は、約1MQ にまで上昇する。

[0084]

なお、TFE0、E1、E2、E8、F0、F1、F2、F3の制御はコラムアドレス信 号(線)CDS2、CDS4、CDS6、CDS8によりなされることは実施の形態1の 場合と全く同様であり、詳細な説明は省略する。

[0085]

(リセット動作)

図24、図25は本発明に係るメモリセルへのリセット動作を説明する回路図である。選 択メモリセルMCの内の可変抵抗素子の抵抗値をリセットするには、選択メモリセルMC a.内のダイオードと接続されているワード線W2に4. 5Vを印加する。また、選択され ない他のワード線W1、W3~W6には2Vを印加する。各ワード線W1~W6への電圧 の供給はワード電圧印加用ドライバWDC1~WDC6(一部のみ図示)により供給され る。そして、選択メモリセルMCの内の可変抵抗素子に接続されているピット線B2には 2Vの印加状態を維持する。その他のピット線B1、B3~B8には4Vを印加すること によって、非選択メモリセルMC内のタイオードには逆方向に2Vの電位差が発生するが 、逆方向プレークダウン電圧が2V以上であるため電流は流れない。前述した抵抗値リセ ット動作にて説明したように、コラムデコーダCD内のTFE1、E2、E3がオンする ことによって、4Vが選択ピット線B2以外のピット線B4、B6、B8(図25)に供 給される。また、入力されたコラムアドレス信号(線)CDS2、CDS4、CDS6、 CDS8に基づいて、選択メモリセルMCaに接続したピット線B2を選択するTFEO のみオフ状態になり、これに伴いピット線B2に2Vを供給するTFF0かオンすること になる。

[0086]

10

20

30

40

この入力条件の下では、ワード線W2から選択メモリセルMCの内のダイオードと可変抵 抗素子を通り、ピット線B2に抜ける矢符Aで示す唯一の電流経路ができるため、メモリ セルA内の可変抵抗素子の端子間に2V以上の電位差を発生させることが可能となり、可 変抵抗素子におけるリセット動作(抵抗値の低減)を実行することができる。やしてこの ワード線W2から4.5Vを印加することによって、可変抵抗素子の端子間には、約2V の電位差(順方向電圧のVf分を差し引いて約2Vとなる。)が発生するために、可変抵 抗素子の抵抗値は、約数百Ωにまで低減する。この一連の動作により、選択メモリセルΜ Caのみに書き込み精報(データ)のリセット⇒動作が行われることになる。

10

[0087] 最初、可変抵抗値が相対的に大きい場合は、上述した書き込み動作を初めて実行したとき に可変抵抗値が低減される。また、可変抵抗値が相対的に小さり場合には、上述したりセ ット動作を初めて実行したときに可変抵抗値が上昇する。このように、可変抵抗値の初期 値の大小に依存して、可変抵抗値が上昇または低減する。つまり、最初に可変抵抗値が大 であれば、初めて実行した動作が上述した書き込み動作、リセット動作どちらの場合にも 可変抵抗値が小に低減される。また、最初に可変抵抗値が小であれば、初めて実行した動 作が上述した書き込み動作、リセット動作のどちらの場合にも可変抵抗値は大に上昇する

[0088]

(読み出し動作)

20

図26、図27、図28は本発明に係るメモリセルの読み出し動作を説明する回路図であ る。このメモリアレイが非アクテイプ時(プリチャージ状態)には、書き込み動作と同様 に、全ピット線B1~B8を0V(GNDレベル)、全ワード線W1~W6に0Vを印加 する。選択メモリセルMCのに接続されたワード線W2に2Vを印加し、ピット線B2に は0Vを印加する。また、他のワード線W1、W3~W6にはプリチャージ状態からの0 V印加を持続する。また、入力されたコラムアドレス信号(線)CDS2、CDS4、C DS6、CDS8に基づいて、選択メモリセルMCaに接続されたピット線B2を除く他 のピット線B4、B6、B8(図27)に対して2Vを供給する。これにより、選択メモ リセルMCa内の可変抵抗素子を除く他の可変抵抗素子間には、電位差が発生せず、抵抗 値が変動しないように対策をとっている。

30

[0089]

なお、ワート線W1~W6に対応してドレイン電流印加用ドライバのほかに、2V作成回 路J1、図示していないが、読み出し用1.5Vドライブ回路(非アクティブ時G1)、 読み出し用1.5Vドライプ回路(非アクティブ時G2)等が配置される。

[0090]

これは、図27に示すように、入力されたコラムアドレス信号(線)CDS2、CDS4 、CDS6、CDS8にもとづいて、選択メモリセルMCのに接続されたピット線B2に 接続したTFE0のみがオフ状態となり、コラムデコーダCD内の他のTFE1、E2、 E3は全てオン状態となることによって、2V作成回路にて作成された2Vを選択メモリ セルMCaに接続されたピット線B2を除く他のピット線B4、B6、B8に対して供給 することが可能となる。また、入力されたコラムアトレス信号(線)CDS2、CDS4 、CDS6、CDS8にもとづいて、ピット線B2にOVを供給するTFF0のみがオン 状態となり、選択メモリセルMCaR接続されたピット線B2のみに、0Vが供給される 。その結果、図24に示すように、ワート線W2から選択メモリセルMCa内のゲイオー ド及び可変抵抗素子を通り、ピット線B2に抜ける矢符Aで示す唯一の電流経路が作成さ れ読み出し動作が実行される。

40

[0091]

なお、図26、図27に示す様にアクテイプとなる読み出し用2Vドライプ回路に接続す れたワード線W2と接続されたメモリセルMCbにはコラムデコーダCDのTFE1より 2Vが供給されるため、メモリセルMCb内の可変抵抗素子の端子間には電位差が発生せ ず、抵抗値の変動は起こらない。また、メモリセルMCcでは、メモリセルMCc内のダ

イオードに接続されたワード線W1の電位が0Vであり、ピット線B2の電位が0Vとなり、電流経路が作成されないため、抵抗値の変動は起こらない。従って、アクセスされる選択メモリセルMCの以外のメモリセル内の可変抵抗素子の抵抗値は変動することは無い

[0092]

差動増幅器DIAPの基準値となるRef LevelはRef用メモリセルアレイRefMCAとRef用カラムデコーダ回路RefCDにて作成される。

これは選択メモリセルMCのがアクセスされたときに、Ref Level作成用のメモリセルRefA0とメモリセルRefB0も同時にアクセスされる。また、図28に示すようにRef用カラムデコーグ回路RefCDにてRef用ピット線C0とRef用ピット線C1に0Vが供給されることにより、Ref用ピット線C0とRef用ピット線C1には、メモリセルRefA0とメモリセルRefB0のデータが出力される。

[0093]

[0094]

<実施の形態3>

実施の形態1においては電流制御素子としてFETを用いた場合を示し、実施の形態2においては電流制御素子としてゲイオードを用いた場合を示した。実施の形態8においては電流制御素子としてFETに替えてパイポーラトランプスタ(以下、BPTともいう)を用いた場合を示す。

[0095]

図35は本発明に係るメモリアレイの構成を示す説明図である。メモリセルMCをマトリックス状に2×2個配置してメモリアレイとした状態を示す。メモリセルMCは、電流制御素子Qc及び可変抵抗素子Rcの組み合わせにより構成される。電流制御素子QcはBPTにより構成される電流制御素子QcをBPTQcともいう)。BPTQcは可変抵抗素子Rcに流れる電流を制御するように可変抵抗素子Rcの電流路に直列に接続される。

このメモリセルMCは1個の電流制御素子(パイポーラ「トランプスタ」)Qcと1個の可変抵抗素子(ReSiStor)Rcとの組み合わせであるから1T1R型(メモリセル)という。

[0096]

BPTQこのコレクタを共通接続部VSに共通に接続し、BPTQこのペースをロー方向において共通に接続してワード線W1、W2を構成する。BPTQこのエミッタを立て対象子Rこの一方の端子に接続し、可変抵抗素子Rこの他方の端子をコラム方向に持続してピット線B1、B2を構成し、メモリアレイを形成する。なお、共通電位をはマトリックスの領域を適宜プループ分けして、各グループ毎に電位を設定するよとしても良い。BPTはPNPトランジスタとしているがNPNトランジスタとすることもは、BPTは優れた電流制御性を有することから、正確な抵抗制御が可能となり、信頼性の高い記憶装置を実現できる。

[0097]

例えばピット線B2とワード線W1との交点にあるメモリセルMCのを選択する場合を例

10

20

30

40

に、各動作モードにおける印加電圧の例を以下に示す。印加電圧は基本的にはダイオード を用いた実施の形態2の場合と同様である。NPNトランプスタとした場合には適宜パイ アス極性などを変更する必要がある。なお、基本的な動作は実施の形態1、実施の形態2 において説明した内容と同様であり詳細な説明は省略する。また、共通電位部VSは接地 電位(0V)とした。

[0098]

(書き込み動作)

選択ピット線 B 2 に書き込み電圧として例えば 5 V を印加する。選択ワード線W 1 は 0 V として、BPTQcのエミッタ・ペース間に順方向のパイアスを印加し、可変抵抗素子R c に書き込み用の電流が流れるようにする。なお、非選択ピット線 B 1 は 0 V とし、非選 状ワード線W2は書き込み電圧と同一の 5 Vにして非選択メモリセルでのリーク電流の発 生を防止し、リーク電流による書き込みディスタープを防止する。

[0099]

(リセット動作)

選択ピット線B2にはリセット電圧として適宜の電圧を印加する。選択ワート線W1は0 Vとして、BPTQcのエミッタ・ペース間に順方向のパイアスを印加し、可変抵抗索子 Rcにリセット用の電流が流れるようにする。なお、非選択ピット線B1は0Vとし、非 選択ワード線W2はリセット電圧と同一の電圧にして非選択メモリセルでのリーク電流の 発生を防止し、リーク電流によるリセットディスタープを防止する。

[0100]

(読み出し動作)

選択ピット線B2には読み出し電圧として例えば2~3Vを印加する。選択ワード線W1 は0Vとして、BPTQcのエミッタ・ペース間に順方向のパイアスを印加し、可変抵抗 素子Rcに読み出し用の電流が流れるようにする。なお、非選択ピット線B1は0Vとし 、非選択ワード線W2は読み出し電圧と同一またはそれ以上の電圧にして非選択メモリセ ルでのリーク電流の発生を防止し、リーク電流による読み出しディスタープを防止する。 [0101]

図36は本発明に係るメモリアレイの構造を模式的に示す説明図である。同図(み)は図 35に示したメモリアレイの平面模式図であり同一部分には同一の符号を付している。 (b)は(a)における矢符 b b における概略断面図、(c)は(a)における矢符ccに おける概略断面図である。(c.)において、ワード線W1、W2が適宜の間隔をおいて口 — 方向に平行に形成され、 それ と交差する コラム 方向にピット 線 B 1 、 B 2 が 適宜の間隔 をおいて形成される。ワード線W1、W2とピット線B1、B2との各交差点においてメ モリセルMCが構成される。各メモリセルMCにおいて、基板(不図示)側に形成された ワード線W1、W2とその上方に形成されたピット線B1、B2とが重畳する部分に可変 抵抗素子RCが積層して形成される。

[0102]

図86(6)において、基板状の領域として構成されたBPTQcのコレクタ領域BPT - Cの上部にワード線W2が形成される。BPTQcはPNPトランジスタとしているか ら、コレクタ領域BPT-CはP型導電性を有し、例えばP型シリコン基板などにより構 成される。基板状のコレクタ領域BPT-Cは共通接続部として機能する。ワード線W2 及びペース領域BPT-Bは、コレクタ領域BPT-CにN(N+)型導電性の拡散層を 形成することにより、構成される。なお、メモリセルMCにおいて、ワード線W2はBP TQcのペース領域BPT-Bを兼ねる。BPTQcのエミッタ領域BPT-Eは、ペー ス領域BPT-BにP(P+)型導電性の拡散層を形成することにより、構成される。隣 接するエミッタ領域BPT-E相互間には絶縁層STI(8hの110w Trench ISOlation)が適宜形成され、各工ミッタ領域BPT-EBPTを相互に分離 する。各工ミッタ領域BPT-Eとピット線B1、B2との間には可変抵抗素子RCが形 成される。可変抵抗素子RCとエミッタ領域BPT-Eとの間、可変抵抗素子RCとピッ ト線B1、B2との間にはコンタクト金属Mが形成される。コンタクト金属Mとしては例

20

10

40

えば、白金(P t)、イリシウムなどを用いることが可能である。隣接するメモリセルM C相互間には絶縁層ISO(ISOlation)が適宜形成され、各メモリセルMCを 相互に分離している。図36(c)においては、(b)でのワード線W2に加えて、ワー ド線W 1 も示される。その他の点は(b)と同様であり、詳細は省略する。

[0103]

上述したとおり、本発明に係るメモリセルは、基板状のコレクタ領域BPT-Cへの拡散 層により形成したワード線をペース領域BPT-Bに兼用でき、さらに、ペース領域BP T-Bへの拡散層によりエミッタ領域BPT-Eを形成することから、基板状のコレクタ 領域BPT-Cに対してペース領域BPT-B、エミッタ領域BPT-Eを垂直方向に形 成できる。また、エミッタ領域BPT-Eに積層して可変抵抗素子を形成することから、 横方向の寸法(平面パターン形状)を極限まで縮小することが可能になり、大容量の記憶 装置に適したメモリセルを構成することができる。

10

[0104]

BPTQcをNPNトランシスタとした場合には、コレクタ領域BPT-CをN型、ペー ス領域BPT-BをP(P+)型、エミッタ領域BPT-EをN(N+)型とすれば良い ,なお、P型シリコン基板の上にNPNトランプスタを構成することも可能である。

[0105]

図35、図36に記載したメモリセルに実施の形態1、実施の形態2における周辺回路と 同様な周辺回路を接続して記憶装置を構成することができる。つまり、ワード線W1、W 2 にはワード線W1、W2を選択するためのローデコーダを接続し、ピット線B1、B2 にはピット線B1、B2を選択するためのコラムデコーダを接続し、コラムデコーダには メモリセルのメモリ精報を読み出すための読み出し用回路を接続する。これにより実施の 形態1、実施の形態2と同様な効果を奏する記憶装置が得られる。

20

[0106]

【発明の効果】

上述したように、本発明によれば、ペロプスカイト構造の薄膜材料を可変抵抗素子として 利用したメモリセルを1T1R型、1D1R型として構成し、このメモリセルをマトリク ス状に配置しメモリアレイを構成し、上述したアクセス手法を用いることによって、不揮 発性メモリとして書き込み動作、リセット動作、読み出し動作をランダムアクセス(1ピ ット単位での動作)にて行うことが可能となる。

30

[0107]

また、低電圧で動作可能な、且つ高集箱が可能なメモリセル及び該メモリセルを用いたメ モリアレイ(記憶装置)を提供することが可能となる。また、メモリセルアクセス時にお いて、隣接するメモリセルへのリーク電流が発生するのを阻止することができる周辺回路 構成にしたので信頼度の高い有用な記憶装置となる。更に、書き込み動作、リセット動作 、読み出し動作は各々100ns以下の高速にて動作が可能となる。また、昇圧回路、ペ リファイ動作等が不要な記憶装置となる。

【図面の簡単な説明】

【図1】本発明に係るメモリアレイの構成を示す説明図である。

【図2】本発明に係るメモリセルへの書き込み動作を説明する回路図である。

【図3】本発明に係るメモリセルへの書き込み動作を説明する回路図である。

【図4】本発明に係るメモリセルのリセット動作を説明する回路図である。

【図5】本発明に係るメモリセルのリセット動作を説明する回路図である。

【図6】本発明に係るメモリセルの読み出し動作を説明する回路図である。

【図7】本発明に係るメモリセルの読み出し動作を説明する回路図である。 【図8】本発明に係るメモリセルの読み出し動作を説明する回路図である。

【図9】本発明に係るメモリセルの周辺回路の配置を示す回路図である。

【図10】本発明に係るメモリセルの周辺回路の配置を示す回路図である。


【図11】本発明に係るメモリセルの周辺回路の配置を示す回路図である。

【図12】アクセスピット線電位供給用ドライバの一例を示す説明図である。


40

```
【図13】ソース電圧印加用ドライバ及びピット線電位供給用ドライバの一例を示す回路
図である。
【図14】リセット動作を行う別のアクセス方法を説明する回路図である。
【図15】リセット動作を行う別のアクセス方法を説明する回路図である。
【図16】書き込み動作、リセット動作、読み出し動作を示すプロック図である。
【図17】書き込み動作、リセット動作、読み出し動作を示すプロック図である。
【図18】書き込み動作、リセット動作、読み出し動作を示すプロック図である。
【図19】本発明に係るメモリセルの周辺回路の配置を示すプロック図である。
【図20】比較のために示すフラッシュメモリの周辺回路の配置を示すプロック図である
                                            10
【図21】本発明に係るメモリアレイの構成を示す説明図である。
【図22】本発明に係るメモリセルへの書き込み動作を説明する回路図である。
【図23】本発明に係るメモリセルへの書き込み動作を説明する回路図である。
【図24】本発明に係るメモリセルへのリセット動作を説明する回路図である。
【図25】本発明に係るメモリセルへのリセット動作を説明する回路図である。
【図26】本発明に係るメモリセルの読み出し動作を説明する回路図である。
【図27】本発明に係るメモリセルの読み出し動作を説明する回路図である。
【図28】本発明に係るメモリセルの読み出し動作を説明する回路図である。
【図29】従来技術における印加パルス数と抵抗値との関係を示すグラフである。
【図30】従来技術における印加パルス数と抵抗値との関係を示すグラフである。
                                            20
【図31】従来技術におけるパルスの極性に対する依存性を示すグラフである。
【図32】従来技術におけるパルスの極性に対する依存性を示すグラフである。
【図33】従来技術におけるメモリアレイ構成を示す斜視図である。
【図34】従来のメモリアレイの構成例を示す回路図である。
【図35】本発明に係るメモリアレイの構成を示す説明図である。
【図36】本発明に係るメモリアレイの構造を模式的に示す説明図である。
【符号の説明】
   電流制御素子
Qс
   メモリセル
MC
                                             30
   可变抵抗素子
Rс
      ピット線
B 1 ~ B 8
W1~W6 ワード線
SD1、SD2 ソースドライプ線
   コラムデコーダ
CD
   読み出し用回路
RC
   ローデコーダ
R D
V S
   共通接続部
```


[図1]




[🗵 2]




[23]




[🛛 4]




[図5]




[図6]




[図7]




[28]




[図9]




[図10]



【図 1 1 】




【図12】




[図13]


ソース電圧印加用ドライバ 兼 ビット線電位供給用ドライバ K1




[図14]




[図15]




[216]









[図18]




【図19】




[**2** 2 0]




【図21】




[222]




[22 2 3]




【図24】




[22 2 5]




[**2**]26]




[🗵 2 7]




[22 2 8]




[22 2 9]




[23 3 0]




[図31]




[23 3 2]






[234]



[235]



[23 8 6]

